Tutorial για Verilog HDL
Verilog HDL είναι μια σημαντική γλώσσα περιγραφής υλικού ( HDL ) που χρησιμοποιείται από τους επαγγελματίες σχεδιασμό του υλικού , ιδιαίτερα στον κλάδο των ημιαγωγών και ηλεκτρονικών σχεδιασμό . Εισήχθη το 1985 από Πύλη Σχεδιασμός Συστήματος Corporation . Verilog HDL επιτρέπει στους σχεδιαστές να αναπτύξουν σχέδια με ένα υψηλό επίπεδο αφαίρεσης στο σχεδιασμό , τον έλεγχο και την εφαρμογή της ψηφιακής λογικής μάρκες . Η γνώση της γλώσσας προγραμματισμού C είναι χρήσιμη για την εκμάθηση Verilog HD
Πνευματικά δικαιώματα © Γνώση Υπολογιστών Όλα τα δικαιώματα κατοχυρωμένα