Πώς να αναλύσει το σύστημά σας Verilog Assertions

Verilog είναι μια γλώσσα προγραμματισμού που περιγράφει την ψηφιακή υλικό . Ισχυρισμοί είναι δηλώσεις που καθορίζουν αναμενόμενες συνθήκες μέσα σε ένα πρόγραμμα . Σε Verilog , οι ισχυρισμοί που χρησιμοποιούνται για τον ορισμό των κρατών που το κύκλωμά σας θα πρέπει να αντιμετωπίσετε κατά τη διάρκεια της κανονικής λειτουργίας . Αυτοί οι ισχυρισμοί μπορούν να χρησιμοποιηθούν για να αναλύσει το κύκλωμα για βραχυκύκλωμα . Τυχόν λάθη προγραμματισμού μπορεί να οδηγήσει σε μια αποτυχημένη ισχυρισμό , η οποία σας βοηθά να εντοπίσει ένα bug πίσω στην πρωταρχική αιτία της . Θα πρέπει να προσθέσετε τους ισχυρισμούς στο πρόγραμμά σας Verilog για να σας βοηθήσει να διορθώσετε το σύστημα , και ως ένα εργαλείο για να βοηθήσει άλλους προγραμματιστές όταν εξετάζουν τον κωδικό σας. Τα πράγματα που θα χρειαστείτε
Verilog Integrated Development Environment ( IDE ) , όπως Altera Quartus II (βλέπε Πόροι για σύνδεση )
Η Εμφάνιση Περισσότερες οδηγίες
Η

1 Ανοίξτε το Verilog IDE κάνοντας κλικ στο εικονίδιο του. Δημιουργήστε ένα νέο έργο κάνοντας κλικ στο " Αρχείο " και στη συνέχεια επιλέγοντας " Νέο Οδηγό Προγράμματος . » Εμφανίζεται ένα νέο παράθυρο του έργου . Επιλέξτε ένα όνομα και τον κατάλογο για το έργο αυτό . Πατήστε το κουμπί "Next " για να μετακινηθείτε μέσα από τις υπόλοιπες σελίδες , αφήνοντας όλες τις ρυθμίσεις στις προεπιλεγμένες τιμές τους . Πατήστε το κουμπί "Τέλος" για να δημιουργήσετε το έργο . 2

Επιλέξτε "Αρχείο , " τότε " Νέα " για να ανοίξετε ένα παράθυρο δημιουργίας του αρχείου . Επιλέξτε " Verilog HDL File" και πατήστε το κουμπί "OK " για να προσθέσετε ένα νέο Verilog αρχείου στο έργο του . Ένα κενό Verilog αρχείο εμφανίζεται στο κύριο παράθυρο του επεξεργαστή κειμένου .
Εικόνων 3

Δημιουργήστε μια λειτουργική μονάδα που ονομάζεται μετά από το πρόγραμμα . Για παράδειγμα , εάν το έργο σας ονομάζεται « ισχυρισμοί », μπορείτε να γράψετε την ακόλουθη μονάδα ορισμού :

ενότητα Assertions ?
Η 4

κηρύξει δύο καταχωρητές που κρατούν τις τιμές , που ονομάζεται " A " και "Β ", όπως αυτό :

reg Α , Β ?
5

Ορίστε την αρχική τιμή για κάθε εγγραφή , όπως αυτό :

αρχική αρχίσει A = 0 ? αρχική αρχίσει B = 1 ?
Η 6

Ας υποθέσουμε ότι έχετε ένα " if" που ελέγχει αν «Α» δεν είναι ίσο με " Β. " σε αυτό το σημείο το πρόγραμμα , αυτό θα πρέπει πάντα να είναι αληθινό , δεδομένου ότι "Α" και "Β" ήταν μόλις προετοιμαστεί σε διαφορετικές τιμές . Αυτό θα ήταν μια μεγάλη θέση για να βάλει ένα « διεκδικούν » δήλωση . Γράψτε την ακόλουθη εντολή "if" , που ακολουθείται από ένα " διεκδικήσει " δήλωση:

if ( ! Α = Β ) διεκδικούν ( ! Α = Β ) ?
Η 7

Γράψτε μια πιο φλύαρη " διεκδικήσει " δήλωση η οποία εκτυπώνει τα μηνύματα κάθε φορά που γίνεται επεξεργασία ενός « διεκδικούν » δήλωση . Αντικαταστήστε το " διεκδικούν ( Α = Β ! ) ? " Δήλωση με το ακόλουθο κείμενο:

διεκδικούν ( ! A = B ) $ οθόνης ( " . Ισχυρισμός πέρασε Α δεν ίση Β. ")? Άλλο $ σφάλματος ( « Ισχυρισμός απέτυχε Α ισούται με B. . ")?
8

Εκτελέστε το πρόγραμμα πατώντας το πράσινο κουμπί "Play " που βρίσκεται στην επάνω γραμμή εργαλείων . Το πρόγραμμα θα πρέπει να εκτυπώσετε το ακόλουθο μήνυμα : " Ισχυρισμός πέρασε . Α δεν ίση Β. "Ωστόσο , αν κάποια bug που συμβαίνει καθορίζει την αξία του " Β " στο μηδέν , ο ισχυρισμός θα αποτύχει και το μήνυμα λάθους " διεκδίκησης απέτυχε . Α ισούται Β. " θα εμφανιστεί .
Η 9

Χρησιμοποιήστε μηνύματα ισχυρισμό για να αναλύσει την κατάσταση του προγράμματος και να επαληθεύει όλες τις υποθέσεις σας σχετικά με το σχεδιασμό . Όταν ένας ισχυρισμός αποτύχει επανειλημμένα , υπάρχει ένα σφάλμα στο πρόγραμμα που δεν πληρούν τα κριτήρια του σχεδιασμού σας . Μπορείτε να εργαστείτε με τον τρόπο σας από τον ισχυρισμό πίσω στην αιτία αυτού του σφάλματος .
Η
εικόνων