Τι είναι το πρόγραμμα VHDL για καταχωρητή μετατόπισης 5 bit;

-- Καθορίστε την οντότητα του καταχωρητή μετατόπισης 5 bit

οντότητα shift_register_5bit είναι

λιμάνι (

clk :στο std_logic; -- Σήμα ρολογιού

επαναφορά :στο std_logic; -- Σήμα επαναφοράς

data_in:στο std_logic; -- Εισαγωγή δεδομένων

data_out:out std_logic -- Εξαγωγή δεδομένων

)

τελική οντότητα shift_register_5bit;

-- Καθορίστε την αρχιτεκτονική του καταχωρητή μετατόπισης 5 bit

αρχιτεκτονική Συμπεριφορά του shift_register_5bit είναι

-- Καθορίστε τα εσωτερικά μητρώα

σήμα reg1, reg2, reg3, reg4, reg5 :std_logic :='0';

αρχίζω

-- Εφαρμογή μητρώου Shift

διαδικασία (κλικ, επαναφορά)

αρχίζω

εάν (επαναφορά ='1') τότε

-- Μηδενίστε όλους τους καταχωρητές

reg1 <='0';

reg2 <='0';

reg3 <='0';

reg4 <='0';

reg5 <='0';

elsif (clk'event και clk ='1') τότε

-- Μετατόπιση των δεδομένων

reg5 <=reg4;

reg4 <=reg3;

reg3 <=reg2;

reg2 <=reg1;

reg1 <=data_in;

τέλος αν?

τελική διαδικασία?

-- Εκχωρήστε τα δεδομένα εξόδου

data_out <=reg5;

τελική αρχιτεκτονική Συμπεριφορική;

```