Διαφορά μεταξύ Verilog & SystemVerilog

Verilog HDL είναι ένα - γλώσσα περιγραφής υλικού - το οποίο χρησιμοποιείται από τους προγραμματιστές για να περιγράψει το υλικό . Verilog όνομα του προέρχεται από την ικανότητα της γλώσσας τόσο ελέγξει και να συνδεθείτε για την ανάπτυξη και την εφαρμογή των ηλεκτρονικών εξαρτημάτων . SystemVerilog είναι μια επέκταση της Verilog , και επεκτείνεται σε πρωτόκολλα του Ηϋί'δ . Λόγω της σχέσης τους, οι δύο HDL είναι πολύ παρόμοια. Ωστόσο, υπάρχουν ορισμένοι βασικοί παράγοντες που σας επιτρέπουν να τα διακρίνει ένα από το άλλο . Programming Interface
Η

SystemVerilog επιδιώκει να εστιάσει τις δυνατότητες της Verilog και να βελτιώσει την ικανότητα της γλώσσας για την επαλήθευση IP-based τσιπ υπολογιστών . SystemVerilog επεκτείνεται σε Verilog με την εφαρμογή του "C" γλωσσική υποστήριξη ηλεκτρονικών υπολογιστών , που επιτρέπει στους προγραμματιστές να καθορίσουν τα πρωτόκολλα της HDL σε δημοφιλείς γλώσσες προγραμματισμού όπως η C και C + + .
Εικόνων Ανάπτυξης
Η

Verilog αναπτύχθηκε από Αυτόματα Συστήματα Ολοκληρωμένος Σχεδιασμός το 1985 . Δεκαεννέα χρόνια αργότερα , Accellera εισήγαγε SystemVerilog να επεκτείνουν τις δυνατότητες του Verilog . Verilog ξεκίνησε ως ιδιωτική HDL , προτού δημοσιοποιηθεί το 1980 . Μετά Verilog έγινε ένα δημόσιο HDL , Acellera ήταν σε θέση τόσο για την επέκταση του προτύπου σε SystemVerilog και να διατηρήσει το ορφανό Verilog HDL .

Η αντικειμένου και Ισχυρισμός που βασίζεται επαλήθευσης
Η

Σε αντίθεση με Verilog , η SystemVerilog HDL περιέχει και επαλήθευσης με βάση το αντικείμενο και τον ισχυρισμό που βασίζεται . SystemVerilog μπορεί να χρησιμοποιηθεί για να κάνει ισχυρισμούς αληθές /ψευδές τύπου σε μια ευρέως χρησιμοποιούμενη μονάδες δοκιμής , η οποία κόβει ορισμένες από τις εργασίες από την εφαρμογή εξωτερικές μονάδες δοκιμασία για τη διαδικασία επαλήθευσης .
Εικόνων IEEE Ετικέτες

Verilog έχει ανατεθεί η κατάταξη IEEE 1364 από το Ινστιτούτο Ηλεκτρολόγων και Ηλεκτρονικών Μηχανικών , ενώ SystemVerilog είναι χαρακτηρισμένα ως IEEE 1800 . Το IEEE αποφασίζει πάνω σε ένα σύνολο προτύπων ή προδιαγραφών , ότι τα έργα πρέπει να πληρούν προκειμένου να φέρουν την ετικέτα " IEEE " . Οι αριθμητικές ετικέτες βοηθούν στη διάκριση Verilog και SystemVerilog από τα αμέτρητα άλλα πρότυπα και τα σχέδια του IEEE - υπάρχουν πάνω από 1.300 υλικού και λογισμικού πρωτόκολλα που αναπτύχθηκαν από την επιτροπή IEEE
Η
εικόνων .